Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
| Nächste Überarbeitung | Vorhergehende Überarbeitung | ||
| studentische_arbeiten:entwicklung_von_komplexeren_falstad-beispielen [2022/02/15 11:45] – angelegt tfischer | studentische_arbeiten:entwicklung_von_komplexeren_falstad-beispielen [2022/03/07 23:14] (aktuell) – tfischer | ||
|---|---|---|---|
| Zeile 3: | Zeile 3: | ||
| ===== Details ===== | ===== Details ===== | ||
| - | | + | |
| - | - Minimum wäre: 8bit Timer/Counter | + | * Seit Kurzem steht für Falstad eine [[http:// |
| - | - Sinnvoll ist zudem: ADC, U(S)ART, I/O-Ports, 16bit Timer/Counter, AVR32DB: EVSYS, PORTMUX, CCL, A | + | |
| - | - Optional wäre: Watchdog, USART in SPI Mode, AVR32DB: Brownout detector, 12bit timer, RTC, CRCSCAN, DAC, OPAMP, ZCD | + | |
| - | - Entwicklung von js code für Anbindung von Ein-/ | + | ===== Aufgaben ===== |
| - | - Verbinden von Statemachine | + | |
| - | - Optional wäre: | + | Entwicklung von JavaScript Code für Anbindung von Ein-/ |
| + | - Verbinden von Zustandsmaschinen | ||
| + | - automatisiertes | ||
| + | - Standard Ein-/ | ||
| + | - Diverse Verbesserungen für Elektrotechnik- und Elektronik-Simulationen (z.B. Eingabe über Phasoren) | ||
| + | - Scripts zum Erstellen von elektrischen Schaltungen (z.B. für Übungen) | ||
| + | |||