DW EditSeite anzeigenÄltere VersionenLinks hierherAlles aus-/einklappenNach oben Diese Seite ist nicht editierbar. Sie können den Quelltext sehen, jedoch nicht verändern. Kontaktieren Sie den Administrator, wenn Sie glauben, dass hier ein Fehler vorliegt. ==== Übersicht über die am häufigsten verwendeten, seriellen Schnittstellen ==== <WRAP group><WRAP column third> === USART === <WRAP> <imgcaption BildNr0 | Konzeptbild U(S)ART> </imgcaption> {{drawio>KonzeptbildUsart.svg}} </WRAP> * Keiner gibt Takt vor - die Taktrate (Baudrate) muss aber bei jedem beteiligten uC gleich sein. \\ Es sind gleichberechtigte Kommunikationspartner (siehe <imgref BildNr0>). * Jeder darf zu jederzeit senden. * Senden und Empfangen geschieht über zwei separate Leitungen. * Kommunikation ist zunächst nur zwischen zwei Geräten möglich. \\ Ein weiterer Slave würde eine weiteren U(S)ART-Bus benötigen. * Optional ist eine Adressierung möglich ("Multi-processor Communication Mode"). Datenleitungen: * **RXD** : auf den IC bezogener, unidirektionaler Empfangspin * **TXD** : auf den IC bezogener, unidirektionaler Sendepin </WRAP><WRAP column third> === SPI === <WRAP> <imgcaption BildNr2 | Konzeptbild SPI> </imgcaption> {{drawio>KonzeptbildSpi.svg}} </WRAP> * Master gibt Takt vor (siehe <imgref BildNr2>). * Slave darf nur zu bestimmten Zeiten senden und nur, wenn der Master dies anfordert. * Senden und Empfangen geschieht über zwei separate Leitungen. * Alle Slaves hören auf der gleichen Leitung mit und schreiben auf die gleiche Leitung. * Der gewünschte Slave wird über die __S__lave __S__elect Leitung ausgewählt. Datenleitungen: * **MOSI** : unidirektionale Datenleitung von Master zum Slave, auch * SDI am Slave: Serial/Slave Data In * DI/DIN: Data In * PICO: Peripheral In, Controller Out) * **MISO** : unidirektionale Datenleitung von Slave zum Master, auch * SDO am Slave: Serial/Slave Data Out * DO/DOUT: Data Out * POCI: Peripheral Out, Controller In * **CLK**: Taktleitung (auch SCK: Serial ClocK) * **SS**: Slave Select (auch CS: Chip Select, CE/EN: Chip ENable) </WRAP><WRAP column third> === I2C === <WRAP> <imgcaption BildNr1 | Konzeptbild I2C> </imgcaption> {{drawio>KonzeptbildI2c.svg}} </WRAP> * Master gibt Takt vor (siehe <imgref BildNr1>). * Slave darf nur zu bestimmten Zeiten senden und nur, wenn der Master dies anfordert. * Senden und Empfangen geschieht über die gleiche Leitung. * Alle Slaves hören am gleichen Bus mit und schreiben auf die gleiche Leitung. * Jeder Slave muss anhand der Signale überprüfen, ob die Daten für ihn gemeint sind. Datenleitungen: * **SDA** : bidirektionale Datenleitung (auch SDL: Serial Data Line) * **SCL** : Taktleitung (Serial Clock Line) </WRAP></WRAP> CKG Edit