Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen Revision Vorhergehende Überarbeitung
Nächste Überarbeitung		 Vorhergehende Überarbeitung
elektronik_labor:4_entwickeln_des_platinenlayouts [2024/06/02 16:32] – [Routing] mexleadminelektronik_labor:4_entwickeln_des_platinenlayouts [2024/11/20 14:06] (aktuell) – mexleadmin
Zeile 39: Zeile 39:
  
  
 +
 +===== Erste Schritte im Leiterplatteneditor =====
 +
 +Es kann sein, dass Sei beim Öffnen des Leiterplatteneditors folgende Fehlermeldung erhalten: 
 +
 +''Fehler traten beim Laden der Footprints auf:''\\
 +''Footprint library 'C:\Program Files\KiCad\8.0\share\kicad\footprints\/Connector_HDMI.pretty' not found.''
 +
 +Dies ist leicht durch folgende Schritte lösbar.
 +  - Gehen Sie zu ''Einstellungen'' >> ''Footprintbibliotheken verwalten ...''
 +  - Suchen Sie dort die angegebenen Ordner (in oben genannten Beispiel: "''Connector_HDMI.pretty''" ) und deaktivieren Sie diesen Eintrag über den Haken in der Spalte "''aktiv''"
  
 ===== Bauteilpositionierung ===== ===== Bauteilpositionierung =====
Zeile 76: Zeile 87:
     * Vergessen Sie nicht eine aussagekräftige Beschreibung für das Board zu nehmen (Autor, Projekt, Datum, etc).      * Vergessen Sie nicht eine aussagekräftige Beschreibung für das Board zu nehmen (Autor, Projekt, Datum, etc). 
     * Die Beschriftung ist in KiCAD z.B. über die 3D Ansicht (''Ansicht >> 3D-Betrachter'') überprüfbar.     * Die Beschriftung ist in KiCAD z.B. über die 3D Ansicht (''Ansicht >> 3D-Betrachter'') überprüfbar.
 +    * Die Beschriftung sollte mindestens $0.8~\rm mm$ Breite und Höhe haben. Falls Sie die Schriftgröße global verändern wollen, so nutzen Sie am besten folgende Schritte: \\ ''Bearbeiten'' >> ''Text- und Grafikeigenschaften bearbeiten'' >> ''Anwendungsbereich: Referenzbezeichner'' und Anpassen der Textbreite und -höhe \\ {{drawio>elektronik_labor:globalesAendernDerSchriftgroesse.svg}}
   * Positionieren Sie **Quarze und Oszillatoren** unmittelbar in der Nähe der zu taktenden Komponente. Die Kondensatoren des Quarze sollten wiederum unmittelbar in der nähe der Quarz liegen (siehe Bild). Für den Abstand über die Leitung gilt Ähnliches wie bei den Bypass-Kondensatoren. Zusätzlich sollten keine Signale unter dem Quarz verlaufen.   * Positionieren Sie **Quarze und Oszillatoren** unmittelbar in der Nähe der zu taktenden Komponente. Die Kondensatoren des Quarze sollten wiederum unmittelbar in der nähe der Quarz liegen (siehe Bild). Für den Abstand über die Leitung gilt Ähnliches wie bei den Bypass-Kondensatoren. Zusätzlich sollten keine Signale unter dem Quarz verlaufen.
   * **Eingangsfilter für Signale** (z.B. bei Analogeingängen) empfiehlt sich auch möglichst nahe am IC zu positionieren. Ansonsten kann die Filterwirkung durch Übersprechen und die Leitungsimpedanz gestört werden.   * **Eingangsfilter für Signale** (z.B. bei Analogeingängen) empfiehlt sich auch möglichst nahe am IC zu positionieren. Ansonsten kann die Filterwirkung durch Übersprechen und die Leitungsimpedanz gestört werden.
Zeile 101: Zeile 113:
       * Danach ist die Spannungsversorgung zu verbinden. Hier sollte - soweit möglich - eine breitere Leitung (z.B. $10~\rm  mil$ bzw. $0.25~\rm mm$ oder größer) genutzt werden.       * Danach ist die Spannungsversorgung zu verbinden. Hier sollte - soweit möglich - eine breitere Leitung (z.B. $10~\rm  mil$ bzw. $0.25~\rm mm$ oder größer) genutzt werden.
       * Schließen Sie dann **alle GND per Verbindungen** an den Masseanschluss an. Achten Sie darauf, Versorgungsmassen (GND) von der Masse für Analogeingänge (AGND) zu trennen.       * Schließen Sie dann **alle GND per Verbindungen** an den Masseanschluss an. Achten Sie darauf, Versorgungsmassen (GND) von der Masse für Analogeingänge (AGND) zu trennen.
-  * Für die Leiterbahnen sollte $0.2~\rm mm$ ($6~\rm mil$ oder $8~\rm mil$) als Standardbreite genutzt werden. Wenn Platz vorhanden ist, schadet eine breitere Leitung bis $0.25~\rm mm$ ($10~\rm mil$) nicht. Beachten Sie ab Strömen von ca. $1~\rm A$ die Strombelastbarkeit von Leiterbahnen. Bei größeren Strömen erwärmen sich die Leitbahnen unter Umständen stark. Damit können sich die Werte von Kondensatoren, Widerständen und weiteren Komponenten ändern. Eine Tabelle der Temperaturänderungen finden Sie z.B. bei [[https://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/oberflaeche/leiterbahn-strombelastbarkeit.html|Multi-CB]]. Temperaturen unter $70~\rm °C$ sind akzeptabel. Daraus ergeben sich bei einer Raumtemperatur von bis zu $30~\rm °C$ einen maximalen Temperaturhub von $40~\rm °C$.+  * Für die Leiterbahnen sollte $0.2~\rm mm$ ($6~\rm mil$ oder $8~\rm mil$) als Standardbreite genutzt werden. Wenn Platz vorhanden ist, schadet eine breitere Leitung bis $0.25~\rm mm$ ($10~\rm mil$) nicht. Beachten Sie ab Strömen von ca. $1~\rm A$ die Strombelastbarkeit von Leiterbahnen. Bei größeren Strömen erwärmen sich die Leitbahnen unter Umständen stark. Mit steigender Temperatur können sich die Werte von Kondensatoren, Widerständen und weiteren Komponenten ändern. Eine Berechnung der der Temperaturänderungen finden Sie in kiCAD im Projektfenster unter ''Berechnungswerkzeuge'' >> ''Leiterbahnbreite''. Temperaturen unter $70~\rm °C$ sind akzeptabel. Daraus ergeben sich bei einer Raumtemperatur von bis zu $30~\rm °C$ einen maximalen **Temperaturanstieg von $40~\rm °C$**.
   * Für Vias können bis zu einem Drill von $=0.2~\rm mm$ ($7.87402~\rm mil$) genutzt werden. Für geringe Stückzahlen sind diese nicht teurer. \\ Wichtig auch hier: wenn viel Strom ($\gtrapprox 1...2~\rm A$) über ein Vias transportiert werden soll, sind größere Vias und/oder mehrere Vias besser. Für Details hat kiCAD im Projektfenster einen "Werkzeug-Koffer" an: ''Berechnungswerkzeuge'' >> ''Via-Größe''   * Für Vias können bis zu einem Drill von $=0.2~\rm mm$ ($7.87402~\rm mil$) genutzt werden. Für geringe Stückzahlen sind diese nicht teurer. \\ Wichtig auch hier: wenn viel Strom ($\gtrapprox 1...2~\rm A$) über ein Vias transportiert werden soll, sind größere Vias und/oder mehrere Vias besser. Für Details hat kiCAD im Projektfenster einen "Werkzeug-Koffer" an: ''Berechnungswerkzeuge'' >> ''Via-Größe''
   * Legen Sie abschließend auf jede genutzte Ebene ein **gefüllte Zone** (''<Strg>+<Umschalt>+Z'', auch Polygon genannt) und benennen Sie es "GND". Dann können Sie mit Ratsnest die Freiflächen mit Masse ausfüllen. Damit reduziert sich Störausstrahlung, induktive Verluste und Widerstand zu Masse. Gibt es neben GND auch AGND, so bietet sich auch ein separate AGND-Fläche an.   * Legen Sie abschließend auf jede genutzte Ebene ein **gefüllte Zone** (''<Strg>+<Umschalt>+Z'', auch Polygon genannt) und benennen Sie es "GND". Dann können Sie mit Ratsnest die Freiflächen mit Masse ausfüllen. Damit reduziert sich Störausstrahlung, induktive Verluste und Widerstand zu Masse. Gibt es neben GND auch AGND, so bietet sich auch ein separate AGND-Fläche an.
Zeile 163: Zeile 175:
       * [[https://www.snapeda.com/home/|snapEDA]]       * [[https://www.snapeda.com/home/|snapEDA]]
       * [[https://octopart.com/|octopart]]       * [[https://octopart.com/|octopart]]
 +      * [[https://www.sameskydevices.com/|SameSkyDevices]] (auch für 3D Modelle)
 +      * [[https://componentsearchengine.com/|Component Search Engine]]
       * die Suche über Google z.B. '' <Bauteilname> lib site:github.com ''. Statt nach "lib" kann auch nach "sch" gesucht werden. Die Library lässt sich in eagle schnell aus der schematic exportieren.       * die Suche über Google z.B. '' <Bauteilname> lib site:github.com ''. Statt nach "lib" kann auch nach "sch" gesucht werden. Die Library lässt sich in eagle schnell aus der schematic exportieren.
       * die Komponente muss auch nicht exakt übereinstimmen. So kann auch die Suche nach einer Komponente mit gleichem Footprint oder direkt nach der Bezeichnung des Footprints weiterhelfen       * die Komponente muss auch nicht exakt übereinstimmen. So kann auch die Suche nach einer Komponente mit gleichem Footprint oder direkt nach der Bezeichnung des Footprints weiterhelfen
  
-===== Weitergabe der Platine zur Fertigung / Durchsicht =====+===== Zum Abschluss ===== 
 + 
 +  * **Design Rule Check** durchführen: ''Inspektion''>>''Designregeln überprüfen (DRC)''  \\ \\ Bitte achten Sie darauf, dass auch der Bestückungsdruck geprüft wird. \\ Dazu Folgendes prüfen: ''Datei'' >> ''Platinenkonfiguration'' >> ''Verstoß-Schweregrade'' >> ''Lesbarkeit'' >> ''Bestückungsdrucküberlappung --> als Warnung'' {{drawio>elektronik_labor:DRCklein.svg}} \\ Folgendes sind häufige Findings:  \\ \\ 
 +    * ''Fehler: Elemente, die zwei Netze kurzschließen (Netze X und Y)'': \\ Ein Pad hat Kontakt mit einer Leiterbahn, welche auf einem anderen Potential liegt (z.B. nach Verschieben von Komponenten). Komponente und/oder Leiterbahn ist zu verschieben. \\ \\ 
 +    * ''Fehler: Leiterbahnkreuzung'': \\ Eine Leiterbahn hat Kontakt mit einer Leiterbahn, welche auf einem anderen Potential liegt (z.B. nach Verschieben von Komponenten). Leiterbahn(en) ist/sind zu verschieben. \\ \\  
 +    * ''Fehler: Abstandsflächenüberschneidung'': \\ Zwei Komponenten kommen such zu nahe, sodass es eine Überlappung ihrer 'Courtyards' gibt. Komponente(n) ist/sind zu verschieben. \\ \\  
 +    * ''Fehler: Vorderseitige Lötstoppöffnung über Elementen mit verschiedenen Netzen'' bzw ''Fehler: Rückseitige Lötstoppöffnung über Elementen mit verschiedenen Netzen'': \\ Zwei Komponenten kommen such zu nahe, sodass es eine Überlappung ihrer Lötstoppöffnungen (z.B. Pads) gibt. Komponente(n) ist/sind zu verschieben. \\ \\  
 +    * ''Fehler: Platinenkanten-Freiraum-Verstoß'': \\ Abstand eines Pads zum Rand ist zu kurz. Komponente verschieben. \\ \\  
 +    * ''Fehler: Freiraum-Verstoß (Netzklasse "Default" Freiraum X; tatsächlich Y)'': \\ Falls dieser Fehler zwischen zwei Komponenten liegt, ist mindestens eine der beiden zu verschieben. \\ Falls es innerhalb einer Komponente vorhanden ist, so liegt dies häufig an den "Benutzerdefinierten Regeln": Diese können Sie über ''Datei''>>''Platinenkonfiguration''>>''Designregeln''>>''Benutzerdefinierte Regeln'' finden. Hier sollten nichts in der Textbox stehen. Falls die Textbox nicht leer ist, ist diese zu leeren.  \\ \\  
 +    * ''Fehler: Freiraum-Verstoß (Regel "class 0:0" Freiraum X; tatsächlich Y)'': \\ Falls dieser Fehler zwischen zwei Komponenten liegt, ist mindestens eine der beiden zu verschieben. \\ Falls es innerhalb einer Komponente vorhanden ist, so liegt dies häufig an den "Netzklassen": Diese können Sie über ''Datei''>>''Platinenkonfiguration''>>''Designregeln''>>''Netzklassen'' finden. Hier sollten die folgenden Werte auftauchen: \\ {{drawio>elektronik_labor:NetzklasseDefaultklein.svg}} \\ \\  
 +    * ''Fehler: Platinenkanten-Freiraum-Verstoß (Einschränkungen aus Platinenkonfiguration zum Rand Freiraum X; tatsächlich Y)'': \\ Dies liegt häufig an den "Einschränkungen": Diese können Sie über ''Datei''>>''Platinenkonfiguration''>>''Designregeln''>>''Einschränkungen'' finden. Hier sollten die folgenden Werte auftauchen: \\ {{drawio>elektronik_labor:EinschraenkungenDefaultklein.svg}} \\ \\  
 +    * ''Warnung: Leiterbahn hat unverbundenes Ende'':  
 +      * Alle Airwires sind zu verbinden.  
 +      * Bei Ground muss beachtet werden, dass alle einzelnen Groundflächen verbunden sind. Falls es dort "unauffindbare" Probleme gibt, bietet es sich an alle GND-Anschlüsse mit Routes zu verbinden   
 +      * Speziell für die Versorgung mit +3V3 ist prinzipiell nur ein Pin der beiden Stecker K1 und K2 notwendig. Der nicht benötigte Anschluss sollte bei Nicht-Verwendung über eine „Keine-Verbindung-Kennzeichnung“ (Markierung mit X) abgeschlossen werden. \\ {{drawio>elektronik_labor:keine Verbindungkennzeichnungklein.svg}} \\ \\  
 +    * ''Warnung: Via ist nicht oder nur auf einer Lage verbunden'': \\ Ein Via ist nicht vollständig verbunden. Via verbinden.\\ \\  
 +    * ''Warnung: Bestückungsdruck von Platine abgeschnitten'':  
 +      * Der Bestückungsdruck sollte gänzlich auf der Platine liegen - der Text ist also vollständig auf die Platine zu schieben.  
 +      * Bei randständigen Komponenten sind Ausnahmen möglich, d.h. es kann diese Warnung unkorrigiert stehen gelassen werden. \\ Bei den MEXLE Vorlagen liegen die Bestückungsdrucke von JP1 bzw. K1 und K2 teilweise über dem Platinenrand. Diese können akzeptiert werden.  
 +      * Sofern die Warnung beim Text von K1 und K2 erscheint, so kann dieser wiefolgt verschoben werden:  \\ {{drawio>elektronik_labor:gesperrtenTextverschieben.svg}}  \\ \\  
 +    * ''Warnung: Bestückungsdruck schneidet Lötstoppmaske'': \\ Ein Bestückungsdruck liegt auf einer offenen Kupferfläche (z.B. Pad). Auf Kupfer hält der Bestückungsdruck nicht. Der Text ist zu schieben. \\ Falls der Text in einem gesperrten Element liegt, hilft es manchmal beim Auswahlfilter ''gesperrte Elemente'' zu aktivieren \\ \\  
 +    * ''Warnung: Bestückungsdrucküberlappung'': \\ Überlappung von Text / Bestückungsdruck ist zu vermeiden. \\ \\  
 +    * ''Warnung: Footprint "X" nicht in Bibliothek "Library" gefunden'': \\ Der angegebene Footprint ist nicht im Projekt bekannt: \\ Dies lässt sich leicht lösen:  
 +      * Rechtsklick auf betroffene Komponente und ''Im Footprinteditor öffnen'' 
 +      * im Footprinteditor: ''Datei''>>''Neue Bibliothek...''>>''Projekt'', im Folgenden den Pfad der Projektdaten auswählen (den Ordner, in welchem diese Dateien abliegen)>> Name ''Library.pretty''>>''Ordner auswählen'' drücken 
 +      * im Footprinteditor: ''Datei''>>''Speichern unter...''>>''Library'' auswählen und Footprinteditor schließen 
 +      * ''Einstellungen''>>''Footprintbibliotheken verwalten...''>>''Projektspezifische Bibliotheken'' >> falls hier nicht die Bibliothek "Library" zu finden ist, so ist diese mit über das  ''Ordnersymbol'' {{fa>folder}} einzufügen \\ \\  
 +    * ''Warnung: Isolierte Kupferfüllung'': \\ Diese Warnung erscheint, wenn es durch eine Kupferzone kleine Kupferinseln gibt, welche nicht mit der Kupferzone verbunden verbunden ist. Häufig ist dies beim Groundlayer der Fall. Als Lösung sollte die Kupferzonen-Eigenschaften geändert werden: die Option ''Inseln entfernen'' sollte auf ''Immer'' oder ''Unterhalb der Flächengrenze'' gesetzt werden. Alternativ hilft es über ein Via zum rückseitigen Groundlayer die Fläche zu füllen. \\ \\ {{drawio>elektronik_labor:isoKupferfuellung.svg}} \\ \\  
 + 
 +Zu beachten ist auch: 
 +  * Versorgung mit +3V3  
 +    * Diese kann sowohl über den Stecker K1 als auch über K2 oder über beide gleichzeitig geschehen. 
 +    * Wird die Versorgung nur von einem Stecker genutzt (z.B. K1), so sollte in der Schaltung beim anderen Stecker (im Beispiel K2) die Versorgung auf eine ''keine-Verbindung-Kennzeichnung'' erhalten. Dann ergibt sich kein Fehler. 
 +    * Wird die Versorgung nur von von beiden Steckern genutzt, muss keine Verbindung dazwischen vorgesehen werden. \\ In diesem Fall ergibt sich der Verstoß ''Fehler: Fehlende Verbindung zwischen Elementen'', welcher mit rechtsklick ausgeschlossen werden kann \\ {{drawio>elektronik_labor:VersorgungNichtVerbinden.svg}} 
 + 
 +Weiterhin ist zu prüfen:  
 +  * Polygonfüllung der Freiflächen mit Ground  
 +    * Füllen Sie die Polygone, seigen Sie diese an und und prüfen Sie nach ungefüllten Flächen:  
 +      * Füllen: ''Bearbeiten'' >> ''Alle Zonen füllen'' (oder ''B'') 
 +      * Anzeigen: ''Ansicht'' >> ''Zeichnungsmodus'' >> ''Zonen-Füllungen zeichnen''  \\ {{drawio>elektronik_labor:ZonenFuellungklein.svg}} \\ \\  
 +    * Keine Polygonfüllung sichtbar? 
 +      * Erstellen: ''Hinzufügen'' >> ''Gefüllte Zone hinzufügen'' (oder ''<Strg>+<Umschalt>+Z'' oder folgendes Icon)  \\ {{drawio>elektronik_labor:ZonenFuellungHinzufuegenklein.svg}} \\  
 +      * Nach dem ersten Klick außerhalb der Platinenrandflächen: \\ Einstellen der Kupferzonen-Eigenschaften  \\ {{drawio>elektronik_labor:ZonenEigenschaften.svg}} \\  
 +      * Zeichnen für horizontale und vertikale Linien, welche zum Schluss am exakt gleichen Punkt enden, an dem begonnen wurde. \\ \\ 
 +  * 3D-Ansicht prüfen: Bestückungsdruck und Kupferflächen überprüfen
  
-  * Überprüfen Sie, dass alles was oben auf der Platine gedruckt werden soll auf den "Top" Layern tName bzw. tPlace zu finden ist. tPlace ist dabei frei verschiebbar - tName ist an das Bauteil gekoppelt. Mit Smash lassen sich diese tNames entkoppeln und löschen. 
-  * Prüfen Sie, dass keine Schrift über Lötpads verläuft. Ein Abstand von 6..10 mil ist einzuhalten 
-  * Führen Sie einen Design Rule Check aus 
-    * **Auswahl des DRC**:  
-      * Der DRC wird durch Eingabe oder Auswahl von DRC ausgeführt. Es sollte sich dann ein Fenster öffnen, welches im Reiter "Datei" eine Überschrift beginnend mit "Multi-CB EAGLE Design Rules ..." zeigt. Falls nicht, so öffnen Sie bitte über den Button "Laden" das Dateiauswahlfenster und gehen Sie zu dem egale Installationsordner (z.B. ''C:\EAGLE 9.6.2''). Dort finden Sie unter ''...\examples\design rules\examples\Multi-CB\Multi-CB_Standard'' die standardmäßigen Rulechecks(normale Kupferdicke). Wählen Sie ''Multi-CB_2L_100um-Tracks_OL35um.dru'' um den DRC für zweilagige Platinen zu öffnen.  
-      * Falls eine vierlagige Platine bei JLC PCB bestellt werden soll, muss die folgende DRU-Datei genutzt werden: {{elektronik_labor:jlcpcb_4l_90um-tracks_ol_35um-il_17_5um.zip}} 
-      * Mit Klick auf "Prüfen" wird der DRC durchgeführt. 
-    * Folgende Fehler __müssen__ durch eine Korrektur des Designs entfernt werden: 
-      * Airwire: Leitungen / Kupferflächen sind nicht verbunden. (Auch Masse sollte über eine Leitung verbunden sein) 
-      * Clearance: Der Abstand zwischen zwei Leitungen / Kupferflächen ist so klein, dass sich in der Fertigung ein Kurzschluss ergeben könnte. \\ **wichtiger Tipp**: Falls bei "heruntergeladenen" ICs zwischen den Pads Clearance Felder auftreten sollte die Class Clearance überprüft werden. Diese ist durch die Eingabe ''Class'' unter ''Rules'' zu finden. Der Wert sollte dem Wert im DRC Menu >> ''Clearance'' ''Pad zu Pad'' entsprechen (z.B. 0.1mm). 
-      * Dimension: Der Abstand zwischen einer Leitung / Kupferfläche und dem Rand ist so klein, dass sich in der Fertigung ein offene Leitung ergeben könnte. 
-      * Overlap: Zwei Leitungen / Kupferflächen unterschiedlichem Potential berühren sich. 
-      * Width: Eine Leitung / Kupferfläche ist so dünn, dass sich in der Fertigung ein offene Leitung ergeben könnte. 
-    * Folgende Fehler sollte behoben werden: 
-      * Keepout: Bei verschiedenen Komponenten ist ein umgebender Bereich definiert, in dem keine weiteren Komponenten verbaut werden dürfen. // Für eine Handbestückung (wie im Labor) ist dies weniger wichtig.